次世代メモリーMRAMの3次元積層プロセスを開発―単結晶薄膜によるMRAMの超高性能化視野に：産業技術総合研究所/科学技術振興機構
(2017年5月16日発表)
（国）産業技術総合研究所は5月16日、次世代の不揮発性メモリーであるMRAMの3次元積層プロセス技術を開発したと発表した。超高性能なMRAM製造に道を開く成果で、MRAMの飛躍的な大容量化などが期待できるという。
MRAMは磁気ランダムアクセスメモリーの略称。トンネル磁気抵抗素子（TMR素子）を用いたメモリーで、電源を切っても記憶された情報は失われず（不揮発性）、高速、低消費電力、低電圧駆動など優れた特性を持つ。
その構成は、垂直磁化TMR素子をベースとする記録ビットと、記録ビット選択のためのスイッチング素子として用いられるCMOS半導体トランジスタ、それと金属配線から成る。
通常、垂直磁化TMR素子薄膜（TMR薄膜）は、CMOS形成後に金属配線上に直接形成されるが、MRAMの大容量化には原子レベルの不均一性や凹凸によるTMR薄膜のバラツキの抑制、材料の選択性が重要で、多結晶金属配線上へのTMR薄膜形成ではバラツキ抑制や材料の選択肢に限界がある。
そこで研究グループは今回、CMOS形成ウエハーとTMR薄膜ウエハーを別々に形成した後に圧着して接合する、3次元積層プロセス技術によるTMR素子の作製を試み、世界で初めて成功した。
具体的には直径200㎜シリコンウエハー上に、銅電極層、タンタル接合層、多結晶TMR薄膜層を重ねた3次元積層試料を作り、この試料に微細加工を行い、サイズ28nm(ナノメートル、1nmは10億分の1m)から65nmのMRAMデバイスを作製、動作確認を行った。
その結果、読み出し性能、書き込み性能などに劣化は全く認められず、3次元積層プロセスによる特性の劣化がないことが実証された。
今回用いた多結晶TMR薄膜よりも単結晶TMR薄膜の方が機械的強度が強いので、3次元積層プロセスは単結晶にそのまま使えると考えられ、これが実現すると、性能バラツキの排除、高性能な単結晶材料の使用などのメリットが得られ、MRAMの超高性能化の可能性が開けるという。
研究グループは2年以内に単結晶TMR薄膜とCMOSウエハーの3次元積層プロセスを確立し、5年以内に3次元積層MRAMの製品開発に着手したいとしている。
