（独）産業技術総合研究所は9月18日、SRAM（記憶保持動作不要な随時書き込み読み出し記憶素子）の動作安定性を従来の1.5倍に高める高性能な新回路を考案したと発表した。
　2013年以降に市場投入が想定されている22nm（ナノメートル=1nmは10億分の1m）世代の半導体素子では、素子性能のばらつきが重大な問題になると危惧されている。同研究所では、これで22nm世代の素子間ばらつきによる歩留まり問題解決のメドがたったとしている。
　従来型の回路構成のSRAMでは、データの書き込み動作の安定性と読み出し動作の安定性の間に、あちら立てればこちらが立たずの関係があって両者を両立させるのが難しく、素子寸法が現在の半分になる22nm世代では歩留まりがゼロになりかねないと見られている。
　今回のSRAMの新回路構成では、素子間特性ばらつきの少ない「フィン型」という立体型新構造の電界効果トランジスタ（FET）を採用、3端子のもの4個で記憶保持部を構成、これに電流駆動力の調節機能を加えた新設計の4端子のもの2個をデータ入出力用の選択トランジスタに用いた。3端子型と4端子型の両方のフィン型FETを効果的に使うことであちら立てればこちらが立たずの関係解消が可能となり、結果として、書き込み時・読み出し時の双方で安定性を最大に保つことが出来るようになった。
　この成果は、9月17日～19日に米国のシリコンバレーで開催された国際会議「カスタム集積回路会議」で発表した。

詳しくはこちら